現在、デジタルチャンネルデバイダであるDIV5142の更新を検討しています。
あわせてホーンなどで必要なタイムアライメント機能も検討していますが、
こんなご意見をいただきました。
面白そうな話なので、おもわず反応です。
大きなDELAYはPCM5142に任せて、細かいDELAYを別途H/Wに任せるようにすれば、かなり高精度なタイムアライメント機能が
実現できるかもしれません。
まあ、私の耳はそこまで高精度でないので、ちょっと頭の体操です。
回路は簡単！
タイムアライメントといっても、回路は簡単です。PCM信号のDATAとLRクロックをずらすだけです。
ずらすためのクロックは勿論BCKを使います。ずらずためにはシフトレジスターを使います。
たとえばBCKで８クロック遅らせるには、下図の回路で事足るはずです。
これでBCKの８クロック分（正確には7.5クロック）の遅延
BCKで８クロックは44.1kHzの場合で時間に換算すると2.83usです。
距離に換算すると約1mmです。サンプル周波数が周波数192kHzであれば、約0.22mmです。
遅延時間を調整するには出力するタップを選択すればいいのですが、いちいちジャンパー線
を変更するのも大変です。ということで、タップの選択もセレクター機能を使えばスマートです。
タップの切替を追加してみる
タップの切替分解能はおそらく４タップ毎程度（0.5mm)でも十分な気がしますが、
ついでなので全てのタップで切替可能にしてみましょう。この場合は44.1kHzの場合でも
0.12mmの分解能が得られます。
タップの切替を追加してみました。
LRクロック幅で調整できるようにすると
LRクロック幅はBCKの６４個分ですから、８クロック遅延回路を８個を単純に並べれば済みます。
もう、完全に力技です。
全体の回路図はこんな感じでしょうか。ICの型番とかわからないですね。
描いてみて気付きましたが、BCKのドライブがきつそうです。
全部で１６個のシフトレジスタを駆動しないといけないので、８個毎に分割して
ドライバを入れておいた方がよさそうです。
トータルで３５個のICが必要です。あ、ドライバを入れると合計３６個かな。
基板に載るかな？
載りそう？
３５個程度のICなので載りそうです。あ、配線できるかどうかは別だなあ〜。
この位のICの数だと大丈夫でしょう。
