電源回路はどうするか?

電源はどの回路でも大切だけど、とくにDACの場合はディジタル回路用には高精度なものをつかいたい。
というのは、電圧が変動するとON/OFFのしきい値が振れるので、ジッタが生じる可能性があることが予想される。

6657 新DAC電源 小林  - 2007/04/12 14:50 -
今回のpcm1794DACのためのレギュレーターを新開発してはどうでしょうか。

完全ディスクリートでdac x 2 analog x 2 digital x 1ぐらいのを一枚基盤であればよいと思うのですが。もちろん前回に完全ディスクリートはやっているのでもっと簡易なバージョンで。あれはこりすぎだとおもいます

上記の書き込みに合わせて回路図もいただいた。

小林です。
こんな回路はどうでしょうか。これでも3端子レギュレータくらいの性能はあると思います。
 mosの近くのダイオードは定電流ダイオードの間違いです

定数が判らないので、それが来てからSPICEして見ましょう。


こんな定数でもらいました。で、回路に直すのはちょっと面倒ですがSPICEをかけてみましょう。



主要な部分のみ抜き出しています。
出力を計算すると2.88V。上手く動いていないようです。

しばらくして新しい回路の提案ありました。今回はSPICEデータでもらいましたので
確認が楽です。出力電圧はちゃんと5Vになっています。


そうこうしていある間に全体の回路が小林さんからとどきました。
(SPICEデータはないのでしょうか?これでもらっても、確認が大変ですので・・・・)
位相補償やカップリングCが入っています。


では、おもむろに負荷をつないで見ましょう。回路のTRは適当に選びました。
負荷電流は50mA/100mAで変化させます。



あれ、30mV程度の振幅で発振しているようです。→SPICEデータはここ
いちど試してみてください→小林さん。


小林です。spiceデータ送ります。
解析するとわかると思いますが、1Khz強の発振があります。
うまく抑えることができないので皆様の知恵を借りたいと思います。
なにとぞよろしくお願いします。




という感じで発振しています。C2容量が増えて周波数が変わったようですが、反対に振幅が大きくなったようです。

そうこうする間もなく、R.さんから対処案がメールで送られてきました。

安定化電源の設計のセオリーから行くと
制御FETの出力Rと出力CのRC回路で、高い周波数でのゲインを
落としてやる必要があります。
このため、R7を追加し、C1を1000uF程度まで大きくする必要があります。
C1のESRは0.04オームとして零を形成していますが、オーディオ用電解コンを
使用するともう少しESRが大きくなるので、安定性を評価しておく必要があります。

R7を電流検出用として利用して保護回路を形成するのが良いかと思います。

出力MOSのGmによって定数を調整する必要があり、C1の容量やESRによって
安定性が低下しやすいので、上級者でないと調整が難しいと思います。

で、何が変わったかというと下の回路にあるようにR7が追加されています。

R.さんによる修正版

シミュレーションの結果はこの通り、2mVのひげがありますが、安定した出力になっています。

          R7=3Ω

しかし直列に3Ωの抵抗がはいるのはちょっと抵抗があります(駄洒落?)
で、この抵抗値を少し調整してみましょう。

         R7=0.5Ω                                      R7=0.1Ω
R7が小さくなるとひげの振幅はかわりませえんが、ダンピングが悪くなるようです。いわゆる発振状態に近づいている
ということですね。
これは、R.さんが言われているように、他の回路常数とのかねあいで簡単に変化するので定数調整は結構むずかしいかも。

ディスクリ電源の簡略版が無難かな?

すこし前にR.さんから提案のあった、MINIディスクリ電源の簡略版。TR,抵抗の数が少なくなっています。

シミュレーションの結果はこんな感じ。2mVくらいのひげはありますが、平均電圧は安定しています。


6782 RE: もう遅いかもしてませんが、電源の回路についてです 小林  - 2007/04/26 17:31 -
ひろさんに対策回路を送っているのですがもう遅いのかもしれませんね。

私のはこんなのです。
定電流DAIを10mA位に設定してあげるとよいようです。たぶんHFE
が下がるのでgainが落ちるのでしょう。

それとC1+esrがローパスフィルターになるようです。
C1=330uF + esr=0.01で安定します。
esrは高いほうが安定します。
Rさんによると1000uFで0.04くらいあるようですから
SPICE上では発振せず安定しております。


ということです。ここらで、一度それぞれを比較してみましょう。

3者比較!

No-NFB
リップルフィルター
(R.さんから)

リップルフィルタwith定電圧ZiDという構成。シンプルです。


負荷に対するレギュレーションはあまりよくありません。
リップル幅は40mVppくらいあります。
OPA-FB

(R.さんから)

回路はシンプルです。


負荷に対するレギュレーションは良好です。
TR-FB

(小林さんから)


ディスクリート構成なので回路はやや複雑です。


負荷に対するレギュレーションは良好です。

部品数を数えてみましょう。

平滑コンデンサを除いた制御回路のみの比較です。

No-NFB
リップルフィルター
(R.さんから)
トランジスタ 3
抵抗 3
ダイオード 2
コンデンサ1
実装部品数 9個
OPA-FB
(R.さんから)
トランジスタ 1
OPアンプ  1
抵抗 5
ダイオード 1
コンデンサ2
実装部品数 11個

(OPアンプは2個換算)
TR-FB
(小林さんから)
トランジスタ 6
抵抗 5
ダイオード 4
コンデンサ3
装部品数 18個

という感じですね。ディスクリートにすると、やはり部品点数が増えます。
どれがいいとか悪いとかではなく、こうやって比較しておくと頭の中が整理できます。

No-NFBはリップルは多いのですが、実は!

これが一番、ノイズが少ないようです。
R.さんから「PLL回路の設計と応用」に載っている電源からのノイズデータを教えてもらいましたが、こんな値らしいです。

電源からのノイズ(f=1kHzでの相対比較)

NJM7815A
(3端子レギュレータ)
0dB
NJM7915A
(3端子レギュレータ)
+7dB
NJM317
(ADJ端子にC無し)
+5dB
NJM317
(ADJ端子にC有り 47uF)
-15dB
リップルフィルター
(No-NFB)
-48dB


リップルフィルター恐るべしです。FBが強くかかったアンプでは、電源変動はあまり関係ないので
リップルフィルター回路がよさそうです。方やディジタル回路は電源変動があるとジッタが増えるので
FBをかけた高精度電源が必要なんでしょう。それに、リップルフィルターでは電圧の調整がしにくいですしね。
これだけ見ると、アナログ部は単純リップルフィルター(No-NFB)を使いたくなってしまいそうです。

電源の方針決定!2007.4.28

上記の検討結果から、DAC1794-Vの電源部の構成は下記のようにすることにすることにしました。

DAC1794-Vの電源構成
場所 構成 必要回路数 備考
ディジタル部
(DAI、PCM1794のディジタル部)
LM317をつかった定電圧回路
(ADJへのコンデンをつけて低ノイズ化)
+5V×1
+3.3V×2
電圧精度優先
(回路はシンプルに)
DAC部アナログ
(PCM1794のアナログ電源)
OPAをつかったFB回路
(miniディスクリと同じ)
+5V×2 電圧精度優先
アナログ部
(IV&LPF)
無帰還電源 正負15V
×2系統
低ノイズ優先


そんでもって、とりあえず部品がのるかどうか試してみましょう。
コンデンサの極性とかまだまだ間違いがありますが、なんとか必要な回路数は基板の上に実装できそうです。
今回は電源基板にMUTE回路も搭載しました。


とりあえず部品が載るか試行!大丈夫のようです。もうほとんど完成?

確認しやすいようにPDFファイルに落としました。
全体
半田面
部品面
シルク


さっそくR.さんからのチェックがきました。

6798 電源基板のパターン R.  - 2007/04/28 17:46 -
どうもアナログ部分の平滑コン後のアース電位が2系統で微妙に差が出そうな気がします。
平滑コンの部分でチャージ電流がどのような分布になるのか想像できないからです。
アナログ部分の電源は基準電圧を共通にして制御TRだけ2系統に分割するのではダメでしょうか?
こうするとアースは2系統で同じ電位になります。
スペースが余りますが、コンデンサもシンプルに+−で4個ずつというのが、トラブルが少ないと思います。

OPA使用のディスクリ部分も平滑コン4個ずつが良いと思います。

デジタル用のLM317は電圧調整のための半固定なしでしょうか?
3系統のLM317へ行く前の平滑コンですが、各コンデンサのところで分岐するのではなく、
3つの平滑コンを通過してから分岐した方が性能上有利だと思います。

6803 re:6799 R.  - 2007/04/28 19:26 -
アナログ段の整流D以降の平滑コンを+側電解コン4個、−側電解コン4個の1系統にしてしまい
アースを一本化します。
その上で、片系統の定電圧回路を取り止めます。
残った片側の定電圧回路にQ、1に相当する制御TRを+出力と−出力の左右に増設し、
出力のみ2系統にするというイメージです。
こうするとアースは1系統です。
平滑コンの容量は半分になりますが、DACのアナログ部なら充分な気がします。

平滑コンの充電電流が一番ハムノイズの原因になるので、この電流のリターンが流れるアースパターンの面積を
最小化したいというのが主旨です。

「OPA使用のディスクリ部分も平滑コン4個ずつが良いと思います。」というのは間違いで

OPA使用のディスクリ部分も平滑コン4個が良いと思います。の間違いです。
こっちも平滑コンの充電電流のリターンが流れるアースパターンの面積を
最小化したいというのが主旨です。
変わりに平滑コンの容量が犠牲になります。


なるほど、アースは1系統で面積も小さくということですね。でもコンデンサの実装個数を減らすのには少し抵抗があるので、
大幅にパターンを見直しました。まずは部品を配置し直して、パターン案を考えてみました。
同じ回路なのに、基準電圧を共通にするだけで、随分余裕ができました。
というより、横着して既存パターンのカットアンドペーストでしたのがダメだった?

部品配置からやり直し。でもだいぶスッキリしてきました。


さらに配置を見直し。


R.さんからメールいただきました。

電源回路のパターンですが、説明しずらいので画像にして送ります。
アナログ部の平滑コン周りと、LM317の出力コン周りの引き回しを
変更しています。

恐れ入ります。


そして、再度見直し。かなり空きスペースがありますが、まあいいでしょう。
下図をベースにして仕上げていきましょう。

ただいたいレイアウトはこれできまりかな?

GND幅は400mil(10mm)ですが、ほとんどベタと同じなのでここに部品を半田づけするのは大変です。
とくに幅の広いパターンのところはサーマルランドに変更が必要です。

もうすこし手を入れてみましょう。
変更点はMUTE回路を移動してそのスペースにデジタル回路用の平滑コンデンサを2個追加。
MUTE回路が基板中央部にくるため、ノイズをまかないようにMUTE回路用の平滑回路のみを左端に移動。
OPA使用の電源部のコンデンサの配置を変更。
こんなところかな?

とりあえず完成?

最終チェックはしていまんせんが、とりあえず完成です。


以降はまた、「DAC1794D-3は実現するか?」にもどります。